XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Kan opnå højere omkostningseffektivitet i flere aspekter, herunder logik, signalbehandling, indlejret hukommelse, LVDS I/O, hukommelsesgrænseflader og transceivere. Artix-7 FPGA'er er perfekte til omkostningsfølsomme applikationer, der kræver avanceret funktionalitet.
XCZU15EG-2FFVB1156I chippen er udstyret med 26,2 Mbit indlejret hukommelse og 352 input/output terminaler. 24 DSP transceiver, i stand til stabil drift ved 2400MT/s. Der er også 4 10G SFP+fiberoptiske interfaces, 4 40G QSFP fiberoptiske interfaces, 1 USB 3.0 interface, 1 Gigabit netværksinterface og 1 DP interface. Kortet har en selvkontrol-startsekvens og understøtter flere opstartstilstande
Som medlem af FPGA-chippen har XCVU9P-2FLGA2104I 2304 programmerbare logiske enheder (PL'er) og 150 MB intern hukommelse, hvilket giver en clockfrekvens på op til 1,5 GHz. Forudsat 416 input/output ben og 36,1 Mbit distribueret RAM. Den understøtter feltprogrammerbar gate array (FPGA) teknologi og kan opnå fleksibelt design til forskellige applikationer
XCKU060-2FFVA1517I er blevet optimeret til systemydeevne og integration under 20nm-processen og anvender en enkelt chip og næste generations stacked silicium interconnect (SSI) teknologi. Denne FPGA er også et ideelt valg til DSP intensiv behandling, der kræves til næste generation af medicinsk billedbehandling, 8k4k video og heterogen trådløs infrastruktur.
XCVU065-2FFVC1517I-enheden giver optimal ydeevne og integration ved 20nm, inklusive seriel I/O-båndbredde og logisk kapacitet. Som den eneste avancerede FPGA i 20nm procesknudeindustrien er denne serie velegnet til applikationer lige fra 400G netværk til storskala ASIC prototype design/simulering.
XCVU7P-2FLVA2104I-enheden giver den højeste ydeevne og integrerede funktionalitet på 14nm/16nm FinFET-noder. AMDs tredje generations 3D IC bruger stacked silicon interconnect (SSI) teknologi til at bryde begrænsningerne i Moores lov og opnå den højeste signalbehandling og serielle I/O-båndbredde for at opfylde de strengeste designkrav. Det giver også et virtuelt enkelt-chip designmiljø til at levere registrerede routing-linjer mellem chips for at opnå drift over 600MHz og give rigere og mere fleksible ure.
