XC7A50T-3FGG484E er optimeret til applikationer med lav effekt, der kræver serielle transceivere, høj DSP og logisk gennemstrømning. Giv de laveste samlede materialeomkostninger til høje kapacitet og omkostningsfølsomme applikationer.
XC7A50T-3FGG484E er optimeret til applikationer med lav effekt, der kræver serielle transceivere, høj DSP og logisk gennemstrømning. Giv de laveste samlede materialeomkostninger til høje kapacitet og omkostningsfølsomme applikationer.
Funktionelle funktioner
Avanceret FPGA-logik med høj ydeevne baseret på ægte 6-input-opslagstabelsteknologi, konfigurerbar som distribueret hukommelse.
36 KB Dual Port Block RAM med indbygget FIFO-logik til on-chip-databuffering.
High Performance Selectio ™ -teknologi, der understøtter DDR3 -grænseflader op til 1866 MB/s.
Serielforbindelse med høj hastighed, indbygget gigabit-transceiver, med hastigheder, der spænder fra 600 MB/s til op til 6,6 GB/s og derefter til 28,05 GB/s, hvilket giver en speciel lavkrafttilstand optimeret til ChIP til ChIP-grænseflader.
Brugerkonfigurerbar analog interface integrerer en dobbeltkanal 12 bit 1MSPS analog-til-digital konverter og t-chip termiske og strømsensorer.
Digital signalprocessorchip, udstyret med 25 x 18 multiplikatorer, 48 bit akkumulator og præderdiagram for højpræstationsfiltrering, inklusive optimeret symmetrisk koefficientfiltrering.
En kraftig urstyringschip, der kombinerer faselåste sløjfer og hybridtilstand urstyringsmoduler, der er i stand til at opnå høj præcision og lav jitter.
PCIe Integrated Block, velegnet til op til X8 Gen3 Endpoint og Root Port Designs.
Flere konfigurationsindstillinger, herunder support til råvareopbevaring, 256 bit AES-kryptering med HRC/SHA-256-godkendelse og indbygget SEU-detektion og korrektion.
